

Patent Abstracts of Japa

BEST AVAILABLE COPY

PUBLICATION NUMBER PUBLICATION DATE

02238664 20-09-90

APPLICATION DATE

APPLICATION NUMBER

10-03-89 01059214

APPLICANT: SHARP CORP;

INVENTOR:

KUBO MASARU;


INT.CL.

H01L 27/14 H01L 31/10

TITLE

PHOTODETECTOR WITH BUILT-IN

CIRCUIT



ABSTRACT :

PURPOSE: To reduce a chip size by a method wherein a signal processing circuit part is isolated from a photodetector part by using a compensated diffusion layer and by using an isolation diffusion layer, of a first conductivity type, reaching the diffusion layer from the surface of a high-resistivity epitaxial layer at the upper part.

CONSTITUTION: At a signal processing circuit part, a first high-resistivity N-type epitaxial layer 8 is compensated by a P-type buried diffusion layer 14 which has been buried in advance into a P-type semiconductor substrate 1; a photodetector part is isolated by using the compensated P-type buried diffusion layer 14 and a P-type isolation diffusion layer reaching the P-type buried isolation layer from the surface of a second high-resistivity N-type epitaxial layer 11. The second high-resistivity N-type epitaxial layer 11 at the signal processing circuit part is compensated by an N-type diffusion layer 12. Thereby, since a high-resistivity N-type epitaxial layer (i-layer) is not left in the signal processing circuit part, an active island region of a signal processing circuit element can be reduced; a chip size can be reduced.

COPYRIGHT: (C)1990, JPO& Japio

19日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

平2-238664

⑤Int.Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)9月20日

H 01 L 27/14 31/10

7377-5F H 01 L 27/14 7733-5F 31/10

Α

審査請求 未請求 請求項の数 1 (全9頁)

ᡚ発明の名称 回路内蔵受光素子

②特 願 平1-59214

②出 願 平1(1989)3月10日

⑩発 明 者 山 本 元 彦 大阪府大阪市阿倍野区長池町22番22号 シャーブ株式会社

内

⑩発明者 久保 腿

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

⑪出 願 人 シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

個代 理 人 弁理士 福士 愛彦

明 細 會

1. 発明の名称

回路内藏受光索子

- 2. 特許請求の範囲
 - 1. 第1の導電型の半導体基板の表面に成長させ、 た第2の導電型の複数の高比抵抗エピタキシャル 層を有し、飲複数の高比抵抗エピタキシャル 層を有し、飲複数の高比抵抗エピタキシャル 層に設けた受光索子部と信号処理回路部の半導体を なり、信号処理回路部位では、 なり、信号の連電型の半導では なり、人だだとり、 なり、他には なり、他に は近れた は近れたな は前に はいると はいるのの はいるの はいる はいるの はいるの はいるの はいるの はいるの はいるの はいるの はいるの はいるの はいる。 はいるの はいる。 はいるの はいる。 はいるの はいる。 はいるの はいるの はいる。 はいるの はいるの はいるの はいる。 は
- 8. 発明の詳細な説明

(産業上の利用分野)

本発明は信号処理回路を内蔵した受光素子の光 感度を増加し、かつ応答速度を高速化する構造に 関するものである。

(従来の技術)

回路内蔵受光案子は、光センサ,ホトカブラ等 に広く用いられている。

第7図は従来の一般的な回路内蔵受光素子の一例の断面図である。図において、P型半導体基板1の一方の面に成長させたN型エピタキシャル層4及4-1に、受光案子であるトタイオードAと信号処理回路案子であるNPNトランジスタBとが形成され、それらはP型案子間分離拡散層88%によって分離されている。前述のホトダイオードAは、一般にP型半導体基板1に埋込まれたN+型埋込拡散層2では散となって構造なし、さらにN型埋込拡散層2では散とあって構造なし、さらにN型埋込拡散層2でで構造ない、さらにN型埋込拡散層2でで構造ない。このNPNトランジスタBは、通常P型半導体基板1に埋込まれたN+型埋込拡散層2-1の上

にN型エピタキシャル層 4 - 1 (これはホトダイ オードAのN型エピタキシャル層4と同時に形成 される)を成長させ、その表面にP+ 砂のペース 拡散層 6-1 (とれはホトダイオードAのアノー ド拡散層 6 と同時に形成される)を形成し、その 一部にN+型のエミッタ拡散層 7を形成し、さら に表面から N + 型埋込拡散層 2 - 1 に達するコレ クタ用のN+型補償拡散層 5 - 1 等によって構成 される。ところで、最近データ伝送の高速化、S/ N比向上等の要求から、回路内蔵受光素子の高感 度化・応答速度の高速化等が望まれている。前述 の第7図のような構造においては、ホトダイオー ドAの部分のN型エピタキシャル層4と、NPN トランジスタBの部分のN型エピタキシャル層 4 - 1 との厚さ,比抵抗は、同一になっているので、 以下に述べるように高感度化、高速化が達成され ない。

光感度を上げるには、ホトダイオードAの部分のN型エピタキシャル層 4 の厚さを、入力信号用として使用する光の波長に応じ、十分厚くする必(3)

以上のことから、回路内蔵受光案子の高感度化と応答速度の高速化とを両立させるには、ホトダイオードAの部分のN型エピタキシャル層 4 は高比抵抗でかつ厚く、NPNトランジスタBの部分のN型エピタキシャル層 4 一 1 は、低比抵抗でかつ薄くする必要があるが、第7図の構造では、とれらの相反する条件を満足させることは困難である。

この相反する条件を満足させることのできる構造として第8図のような構造(特公昭61-86718 参照)が提案されている。すなわち、ホトダイオードAは、P型半導体基板1に埋込させた数十~数百Ωの第1の高比抵抗N型エピタキシャル層8 にたれは真性半導体に近いという意味でiと表記しての側方にカソード電極を取出すために埋込させた第2の高比抵抗N型エピタキシャル層111(たののN+型埋込拡散層9、その上に積層させた第2の高比抵抗N型エピタキシャル層111(たれも真性半導体に近いのでiと表配)、その表面のフノード拡散層6、埋込拡散層9と接続するカソ

要がある。しかし、N型エピタキシャル層4の比抵抗は、NPNトランジスタBの部分のN型エピタキシャル層4ー1と同じであるため、数Ω cm程度であり、N型エピタキシャル層4の中に、空乏層化しない部分がかなり厚く残ってしまい、発生した光キャリアが拡散によりとの部分を走行る。また、N型エピタキシャル層4ー1の厚さも厚くなり、NPNトランジスタBのコレクタ抵抗が増大し、応答速度高速化の障害となる。

一方、回路内蔵受光素子の応答速度高速化化は、ホトダイオードAの部分の接合容量の低減が有効であり、そのためには、N型エピタキシャル層 4 を高比抵抗化するととが必要である。しかし、NPNトランジスタBのコレクタ抵抗が増大し、応答速度の高速化に関しては、反対の効果をもたらす。

(4)

ード拡散階 6 等化よって構成されており、pin 型のホトダイオードを構成している。

NPNトランジスタBは、P型半導体基板1に 埋込まれたN+型埋込拡散層2-1、その上に成 長させた第1の高比抵抗N型エピタキシャル層 8 -1(これはホトダイオードAの部分の第1の高 比抵抗 N 到エピタキシャル層 8 と同時に形成され る)、との暦の表面に埋込まれた第2のN+型埋 込拡散暦9-1(とれはホトダイオードAの部分 の第2のN+型埋込拡散階9と同時に形成される) さらにその上に積層させた第2の高比抵抗N型エ ピタキシャル層 1 1-1 (これはホトダイオード Aの部分の第2の高比抵抗エピタキシャル層11 と同時に形成される)、その表面から第2のN+ 型埋込拡散暦9-1に至るウエルとなるN型拡散 層12、その表面のP+型拡散層であるペース拡 散暦 6-1、その表面の一部に拡散されたN+型 のエミッタ拡散層 7 およびコレクタ用のN型補償 拡散屋 5-1等によって構成されている。

各案子間の分離は、第1の高比抵抗N型エピタ

キシャル層 8 及び 8 - 1 に埋込まれた第1のP型 分離拡散層 1 0 と、第2の高比抵抗N型エピタキ シャル層 1 1 及び 1 1 - 1 の表面から第1のP型 分離拡散層 1 0 に達する第2のP型分離拡散層18 とによって行われる。

第8図に示される回路内蔵受光素子は以上のような構造であるから、ホトダイオードAの部分のエビタキシャル層は、高比抵抗で十分厚く設定なるとなり応答速度も高速となる。また、NPNトランジスタBの部分のコレクタ層は、エピタキシャル層が実効的にN型拡散層12によって補償された部分になるため、十分に低比抵抗で、かつ、薄く設定でき、信号処理回路も高速化され、その結果、高速・高感度の回路内蔵受光案子を得るととができる。

(発明が解決しよりとする課題)

しかしながら、第8図の構造の回路内蔵受光素 子には、下記のような問題点がある。

(1) NPNトランジスタBの下部の第1のN+ 型 (7)

きな問隔を設ける必要がある。 このことは、各 来子の領域の面積の増大をもたらし、回路内蔵 受光案子のチップサイズの増加につながる。

- (2) 各案子間の分離は、第1のP+型分離拡散層 10と第2のP+型分離拡散層18とによって 行われている。との場合、両拡散層を各工程上 の個空(マスク合せ、拡散のはらつき、エピタ キシャル成長中のパターンシフト等)の範囲内 で、確実に接触させるためには、第1のP+型 分離拡散層10及び第2のP+型分離拡散層18 の幅を広めにしておく必要がある。とのととも チップサイズの増加を招く。
- (3) 第1のP+型分離拡散層10は、相当深い拡散層になっているため、拡散の最深部付近は、不純物の濃度がかなり低くなっている。また、第2の高比抵抗N型エピタキシャル層11,11-1を成長させる際のオートドーピングにより、ホトダイオードAの第1の高比抵抗N型エピタキシャル層8と第2の高比抵抗N型エピタキシャル層11の界面付近に、P型拡散層が形成さ

埋込拡散暦 2 - 1 と、第1の P + 型分離拡散層 10,10との間に、第1の高比抵抗N型エピ タキシャル層 8-1,8-1が存在している。 これは、高濃度の第1のN+型埋込拡散層2-1と、第1のP+型分離拡散層10が接触する と、NPNトランジスタBの活性島領域と分離 領域との間の耐圧が低下するので、両拡散層が 接触しないようにしておく必要があるためであ、 る。第1のN+型埋込拡散層2,2-1は、高 温かつ長時間の熱処理工程を経るため、横方向 への拡がりが非常に大きい。また、第1のP+ 型分離拡散層10も、第1の高比抵抗N型エビ タキシャル層 8 , 8-1を貫いて P 型半導体基 板1に到達し、第2の高比抵抗N型エピタキシ +ル層11,11-1の中途まで拡散して、第 2のP+型分離拡散層18と接する必要がある ので、かなりの熱処理を要し、やはり横方向へ の拡がりが大きくなる。すなわち、第1のN+ 型埋込拡散層2,2-1と第1のP+型分離拡 散暦10との接触を避けるためには、非常に大

(8)

れる可能性があるため、第1のP型分離拡散層 10の不純物濃度は、あまり高くすることはできたい。とれらの事情により、第2のP+型分離拡散層18の表面電位を接地したとしても、 P型半導体基板1の電位は容易に浮きより、寄生サイリスタ動作によるラッチアップを起し易くなる。

- (4) ホトダイオードAに入射した光のうち、P型 半導体基板 1 中にまで進入した光により発生し た光キャリアが、NPNトランジスタBの部分 の活性島領域に到達して生じる寄生回路電流が 大きい。
- (5) 信号処理回路の構成上、P型半導体基板1をコレクタとしたPNPトランジスタ(サブストレート・PNPトランジスタ)を構成したい場合があるが、第8図のような構造では、特性の安定したサブストレートPNPトランジスタを形成するのは不可能である。サブストレート・PNPトランジスタのペース層となるN型島領域に高比抵抗層(1層)と低比抵抗層とが混在

するためである。

- (6) 第1のP+ 型分離拡散層10は、第1の高比 抵抗N型エピタキシャル層8,8-1の表面か ら拡散する。このため、第2の高比抵抗N型エ ピタキシャル層11.11-1の成長時に、第 1の高比抵抗エピタキシャル層8の装面に、第 1のP+型分離拡散層10が露出しているので、 オートドーピングが発生し、ホトダイオード A の部分の第1の高比抵抗N型エピタキシャル層 8と第2の高比抵抗N型エピタキシャル層11 との間にP型拡散層が形成され、ホトダイオー ドの特性に悪影響を与える。
- (7) N P N トランジスタ B の部分の活性島領域に、 第 1 の高比抵抗 N 型エピタキシャル層 B ー 1 お よび 第 2 の高比抵抗 N 型エピタキシャル層 1 1 ー 1 が存在しているので、 P 型分離拡散層 1 0, 1 8 と活性島領域との間の空乏層領域が広くな り、生成再結合成分によるリーク電流が大きく なる。

本発明は上記のような問題点を解決することを

(奥施例)

第1図は本発明の一実施例の断面図であり、第 2図乃至第5図は、その各工程の断面図である。 まず、第2図に示されるように、P型半導体基 板1の表面の受光素子であるホトダイオード形成 予定領域に、第1のN型埋込拡散層2を、倡号処 目的とするものである。

(課題を解決するための手段)

P型半導体基板の装面に成長させた第1の高比 抵抗N型エピタキシャル層と第2の高比抵抗N型 エピタキシャル層に形成された信号処理回路部と 受光案子部とよりなり、信号処理回路部は予めP 型半導体基板に埋込んだP型埋込拡散層により第 1 の高比抵抗 N 型エピタキシャル層が補償されて おり、受光素子部との分離は前記の補償された P 型埋込拡散層と第2の高比抵抗N型エピタキシャ ル層表面から前記のP型埋込拡散層に達するP型 分離拡散層とによって行われ、信号処理回路部の 第2の高比抵抗N型エピタキシャル層はN型拡散 層によって補償され、この高比抵抗N型エピタキ シャル層が補償されたN型拡散層の側面はP型分 離拡散層に接し、高比抵抗N型エピタキシャル層 が補償されたN型拡散層の底面は必要により第1 の高比抵抗N型エピタキシャル層が補償されたP 型埋込拡散層に接するようにした。

(作用)

02

理回路案子例えばNPNトランジスタ形成予定領域にはP型埋込拡散層14を形成する。

次に、第8図に示すように、表面の全面に例えば1000cm程度の第1の高比抵抗N型エピタキシャル層8を成長させる。このとき、P型埋込拡散層14と第1のN型埋込拡散層2は、いずれも第1の高比抵抗N型エピタキシャル層8中に拡散する。その後、NPNトランジスタの予定領域をよびホトダイオードのカソード電極引出領域に第2のN型埋込拡散層9をよび9-1を形成する。

次に、第4図に示すように、例えば1000cm 程度の第2の高比抵抗N型エピタキシャル層11 を全面に成長させる。NPNトランジスタの予定 領域には、例えば10cm程度の比抵抗になるよう に、適当な不純物濃度の深いN型拡散層12を形成する。このとき、第2のN型埋込拡散層9,9 -1は、第2の高比抵抗N型エピタキシャル層11 中にある程度拡散する。

次に、第5図に示すように、N型拡散層12の 周辺に、表面からP型埋込拡散層14に達するP 型分離拡散層18,18…と、袋面から第2のN 型埋込拡散層9-1の装面の一部及び、第2のN 型埋込拡散層9に達するN型補債拡散層5,5を 拡散する。このとき、第1のN型埋込拡散層2、 第2のN型埋込拡散層9,9-1、P型埋込拡散 層14は、それぞれ上下にある程度拡散し、N型 拡散層12はある程度下方に拡散するため、信号 処理回路部分には、高比抵抗エビタキシャル層 (i層)は残存しない構造となる。

との後、ホトダイオード予定領域の第2の高比 抵抗N型エピタキシャル層11の表面の一部にア ノード拡散層6、NPNトランジスタ予定領域の N型拡散層12の表面の一部にベース拡散層6一 1、さらにその一部にエミッタ拡散層7等を形成 すると、第1図に示される回路内蔵受光案子が完成する。

(発明の効果)

本発明の構造によれば次のような効果がある。
(1) 僧号処理回路部の活性島領域の面積を小さく
することができる。また、僧号処理回路部では、

改善される。

- (5) 第4図に示される本発明の製造工程において、 第2の高比抵抗N型エピタキシャル層11を成 長させるときに、P型埋込拡散層14が第1の 高比抵抗N型エピタキシャル層8の表面に出な いようにしておけば、P型不純物のホトダイオ ート部の第2の高比抵抗N型エピタキシャル層

P型埋込拡散層14とP型分離拡散層18との間の、マスク合せ等による横方向の工程中の偏差を考慮する必要がないためP型分離拡散層18の幅を狭くすることができる。これらによってチップサイズの大幅な縮小が可能となる。この効果は倡号処理回路の集積度が上がるに伴なって顕著となる。

- (2) P型埋込拡散層 1 4 と P 型分離拡散層 1 3 との接触部分における不純物濃度を、 P 型半導体 基板 1 と同程度となるように、拡散条件を設定 すれば、 ラッチアップ耐性は第7図の構造のものと同程度にすることができる。
- (3) P型半導体基板1まで進入した光による寄生 光電流の影響は、そとで発生した光キャリア (電子)から、活性島領域とP型埋込拡散層14 とのPN接合までの距離が遠くなることと、さ らにP型埋込拡散層14内でのライフタイムが 短いこと、およびP型埋込拡散層14内のP型 不純物分布に従って形成される内蔵電界により、 光キャリアが押し戻される効果によって大幅に

ûð


11へのォートドーブは防止できる。


- (6) 信号処理回路部の活性島領域補償用のN型拡 散層12とP型分離拡散層18とを接触させ、 さらにP型埋込拡散層14を信号処理回路部の 下方全面に設けることにより、活性島領域に高 比抵抗N型エピタキシャル層(i層)がそのま ま残らない構造にされているから、P型分離拡 散層部分と活性島領域との間のリーク電流は減 少する。
- (7) 前述した実施例において、第2の高比抵抗N型エピタキシャル層成長時のP型不純物のオートドープが問題にならないレベルであれば、P型分離拡散層18を第2高比抵抗N型エピタキシャル層の上下から拡散する構造にすることによって、信号処理回路部の素子の活性島領域の面積はさらに縮小できる。


以上のように集積度の向上した、高感度、高速、 高品質で用途の広い回路内蔵受光素子が得られる。

図面の簡単な説明
 第1図は本発明の一実施例の略断面図、第2図。

(28)







夢 6 図

